

GUIA PRÁTICO E VISUAL

Construindo Diagramas de Pipeline

Entenda o comportamento físico e temporal das instruções no processador com um método didático passo a passo.

1. Os 5 Estágios do Hardware

Para processar qualquer instrução, o caminho de dados clássico é dividido em cinco etapas sequenciais de clock:



IF (Fetch)

Busca o código binário da instrução na memória de instruções do sistema.



ID (Decode)

Decodifica a operação e lê os valores físicos dos registradores de origem.



EX (Execute)

A ULA realiza os cálculos aritméticos, lógicos ou matemáticos brutos da instrução.



MEM (Memory)

Acessa a memória RAM de dados, seja para ler (Load) ou gravar (Store).



WB (Write Back)

Escreve o resultado final de volta de forma definitiva no banco de registradores.

2. A Jornada de uma Instrução Real

O Código Exemplo

```
add $t1, $s1, $s2
```

Quem lê (Origem): Os registradores **\$s1** e **\$s2** fornecem as entradas lidas no estágio **ID**.

Quem escreve (Destino): O primeiro registrador à esquerda (**\$t1**) receberá o valor consolidado no estágio **WB**.


O Fluxo de Execução

- **IF:** Busca o binário do add na memória.
- **ID:** Lê os valores armazenados de **\$s1** e **\$s2**.
- **EX:** A ULA soma fisicamente os dois valores lidos.
- **MEM:** Sem acesso à RAM de dados. Serve apenas de passagem.
- **WB:** Grava o resultado da soma de volta no registrador **\$t1**.

3. Anatomia do Diagrama

Para construir a grade técnica do pipeline, mapeamos duas grandezas essenciais nos eixos da tabela:

- ↕ **Eixo Vertical (Y):** Lista de instruções em ordem exata de execução (código-fonte disposto de cima para baixo).
- ↔ **Eixo Horizontal (X):** Ciclos de clock individuais (C1, C2, C3...) que representam a passagem contínua do tempo.
- ▣ **Células Internas:** Indicam qual estágio físico do processador (IF, ID, EX...) está sendo ocupado por aquela instrução naquele ciclo de clock específico.



4. Cenário de Fluxo Ideal

Instrução	C1	C2	C3	C4	C5	C6	C7
add \$t1, \$s1, \$s2	IF	ID	EX	MEM	WB	-	-
sub \$t3, \$s3, \$s4	-	IF	ID	EX	MEM	WB	-
or \$t5, \$s5, \$s6	-	-	IF	ID	EX	MEM	WB

Análise Física: Como nenhuma instrução depende de dados gerados pelas anteriores, o pipeline avança sem interrupções. Cada comando inicia exatamente **1 ciclo de clock após o anterior**, gerando uma diagonal harmônica impecável. O hardware de busca (IF) é liberado para a próxima instrução a cada ciclo.

5. Cenário Real com Bolhas

Instrução	C1	C2	C3	C4	C5	C6	C7	C8	C9
add \$t1, \$s1, \$s2	IF	ID	EX	MEM	WB	-	-	-	-
sub \$t3, \$t1, \$s4	-	IF	ID	STALL	STALL	EX	MEM	WB	-
or \$t5, \$t3, \$s6	-	-	IF	STALL	STALL	ID	EX	MEM	WB

Análise Física: O sub precisa ler o registrador \$t1 no Ciclo 3 (estágio ID), mas o add só grava esse valor de volta no banco de registradores ao final do Ciclo 5 (estágio WB). Sem adiantamento de hardware, o circuito força um congelamento. Duas **bolhas (STALL)** são introduzidas para paralisar as instruções seguintes até que \$t1 esteja seguro.

6. Cenário com Adiantamento


Instrução	C1	C2	C3	C4	C5	C6	C7
add \$t1, \$s1, \$s2	IF	ID	EX →	MEM	WB	-	-
sub \$t3, \$t1, \$s4	-	IF	ID	→ EX	MEM	WB	-
or \$t5, \$t3, \$s6	-	-	IF	ID	EX	MEM	WB

Mapeamento do Adiantamento (Bypass): O resultado de \$t1 já está calculado fisicamente ao final de EX da primeira instrução (Ciclo 3). Através de uma conexão física direta de hardware, esse dado é roteado e injetado diretamente na entrada da ULA para o estágio de EX da segunda instrução no Ciclo 4. O dado viaja do fim do estágio EX (C3) para o início do estágio EX (C4), eliminando a necessidade de qualquer bolha.

7. Guia Prático de Construção

Estratégia prática para montar qualquer diagrama de pipeline sem cometer erros de lógica:

-  **Passo 1: Construa a Estrutura.** Posicione as instruções sequencialmente no eixo Y e distribua as colunas de clock (C1, C2, C3...) no eixo X.
-  **Passo 2: Desenhe o Esboço.** Desenhe a escada diagonal padrão das instruções, assumindo o início de cada instrução 1 ciclo após a anterior.
-  **Passo 3: Mapeie os Registradores.** Identifique qual instrução escreve em um registrador de destino e quais instruções subsequentes leem esse mesmo registrador.
-  **Passo 4: Defina os Ajustes.** Verifique a compatibilidade temporal. Se necessário, introduza bolhas de STALL ou trace as setas de adiantamento (Bypass) unindo as respectivas etapas de processamento.



Dúvidas & Prática

A dinâmica física dos caminhos de dados do processador é consolidada tirando a teoria da tela e desenhando na prática.

Espaço Aberto para Perguntas e Exercícios Práticos

Image Sources



https://static.vecteezy.com/system/resources/previews/050/561/308/non_2x/abstract-blue-gradient-technology-background-grid-lines-pattern-free-vector.jpg

Source: www.vecteezy.com



<https://static.vecteezy.com/system/resources/thumbnails/045/889/227/small/abstract-digital-technology-futuristic-circuit-board-blue-background-cyber-science-tech-layout-innovation-future-ai-big-data-global-internet-network-connection-cloud-hi-tech-illustration-vector.jpg>

Source: www.vecteezy.com